Please use this identifier to cite or link to this item: http://tailieuso.udn.vn/handle/TTHL_125/10621
Full metadata record
DC FieldValueLanguage
dc.contributor.authorVõ, Thanh Trí-
dc.contributor.authorLê, Bình Sơn-
dc.contributor.authorBùi, Trọng Tú-
dc.date.accessioned2021-08-04T11:10:16Z-
dc.date.available2021-08-04T11:10:16Z-
dc.date.issued2015-
dc.date.submitted2015-
dc.identifier.issn1859 - 1531-
dc.identifier.urihttp://tailieuso.udn.vn/handle/TTHL_125/10621-
dc.descriptionTạp chí Khoa học và Công nghệ Đại học Đà Nẵng, Số 05(90). 2015; Trang 161 - 165.en
dc.language.isovien
dc.publisherĐại học Đà Nẵngen
dc.sourceĐại học Đà Nẵngen
dc.subjectThiết kếen
dc.subjectSRAMen
dc.subjectCMOSen
dc.subjectKỹ thuật dư thừaen
dc.subject6Ten
dc.titleThiết kế bộ nhớ SRAM 32KB kết hợp kỹ thuật dự trữ hàng và cộten
dc.title.alternativeA design of 32KB SRAM combining row and column redundancyen
dc.typeArticleen
Appears in Collections:2015

Files in This Item:
File Description SizeFormat 
ThietKeBoNhoSram32KB.TT.pdfTóm tắt99.27 kBAdobe PDFView/Open
ThietKeBoNhoSram32KB.TV.pdfNội dung726.38 kBAdobe PDFView/Open    Request a copy


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.